Kontron COMe-cHL6 Instrukcja Użytkownika Strona 57

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 113
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 56
COMe-cHL6 / Pinout List
A65 PCIE_TX1- PCI Express lane 1 - Transmit DP-O - -
A66 GND Power Ground PWR - -
A67 GPI2 EXT_GPI2 / General Purpose Input 2 I-3.3 PU 10k 3.3V (S0) -
A68 PCIE_TX0+ PCI Express lane 0 + Transmit DP-O - -
A69 PCIE_TX0- PCI Express lane 0 - Transmit DP-O - -
A70 GND Power Ground PWR - -
A71 LVDS_A0+/eDP_TX2+ LVDS_A_DATA0_P / eDP_TX2_P DP-O - -
A72 LVDS_A0-/eDP_TX2- LVDS_A_DATA0_N / eDP_TX2_N DP-O - -
A73 LVDS_A1+/eDP_TX1+ LVDS_A_DATA1_P / eDP_TX1_P DP-O - -
A74 LVDS_A1-/eDP_TX1- LVDS_A_DATA1_N / eDP_TX1_N DP-O - -
A75 LVDS_A2+/eDP_TX0+ LVDS_A_DATA2_P / eDP_TX0_P DP-O - -
A76 LVDS_A2-/eDP_TX0- LVDS_A_DATA2_N / eDP_TX0_N DP-O - -
A77 LVDS/eDP_VDD_EN LVDS/eDP_VDD_EN / LVDS/eDP Panel Power
Control
O-3.3 PD 100k -
A78 LVDS_A3+ LVDS_A_DATA3_P / LVDS Channel A Data3+ DP-O - -
A79 LVDS_A3- LVDS_A_DATA3_N / LVDS Channel A Data3- DP-O - -
A80 GND Power Ground PWR - -
A81 LVDS_A_CK+/eDP_TX3+ LVDS_A_CLK_P / eDP_TX3_P / LVDS Ch A Clock+ DP-O - -
A82 LVDS_A_CK-/eDP_TX3- LVDS_A_CLK_N / eDP_TX3_N / LVDS Ch A Clock- DP-O - -
A83 LVDS_I2C_CK/eDP_AUX+ LVDS_DDC_CLK / eDP_AUX_P / LVDS I2C Clock I/O-3.3 PU 2k21 3.3V (S0) -
A84 LVDS_I2C_DAT/eDP_AUX- LVDS_DDC_DATA / eDP_AUX_N / LVDS I2C Data I/O-3.3 PU 2k21 3.3V (S0) -
A85 GPI3 EXT_GPI3 / General Purpose Input 3 I-3.3 PU 10k 3.3V (S0) strapping function (if pulled low till release of
CB_RESET#, LVDS is disabled to enable eDP)
A86 RSVD n.c. Nc - -
A87 RSVD/eDP_HPD n.c. / eDP Hot Plug Detect DP-0 - -
A88 PCIE_CLK_REF+ CLK_PCIE_REF_P / PCIE Reference Clock DP-O - -
A89 PCIE_CLK_REF- CLK_PCIE_REF_N / PCIE Reference Clock DP-O - -
A90 GND Power Ground PWR - -
A91 SPI_POWER V3.3_SPI_POWER O-3.3 - power supply pin for external SPI flash
A92 SPI_MISO SPI_SO / SPI slave output I-3.3 - int. PU 20k in PCH
A93 GPO0 EXT_GPO0 / General Purpose Output 0 O-3.3 PD 10k -
A94 SPI_CLK SPI_CLK / SPI clock O-3.3 - -
A95 SPI_MOSI SPI_SI / SPI slave input O-3.3 - int. PD 20k in PCH
A96 TPM_PP TPM Physical Presence I-3.3 PD 100k -
A97 TYPE10# n.c. for type 2 module Nc - -
A98 SER0_TX serial port 0 TXD O-3.3 - -
A99 SER0_RX serial port 0 RXD I-3.3 PU 47K 3.3V (S0) -
A100 GND Power Ground PWR - -
A101 SER1_TX serial port 1 TXD O-3.3 - -
A102 SER1_RX serial port 1 RXD I-3.3 PU 47K 3.3V (S0) -
A103 LID# LID switch input I-3.3 PU 10K 3.3V (S5) -
A104 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A105 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A106 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A107 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A108 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A109 VCC_12V main input voltage (8.5-20V) PWR 8.5-20V - -
A110 GND Power Ground PWR - -
57
Przeglądanie stron 56
1 2 ... 52 53 54 55 56 57 58 59 60 61 62 ... 112 113

Komentarze do niniejszej Instrukcji

Brak uwag